Schéma équivalent d'un quartz oscillant

Les oscillateurs à quartz génèrent des signaux d'horloge très stables, nécessaires dans presque tous les systèmes électroniques, des circuits simples de microcontrôleurs aux systèmes de transmission de données à grande vitesse.

Le signal de sortie d'un oscillateur doit alors correspondre à la famille logique ou à l'interface en aval. Au fil des décennies, différentes normes de sortie ont vu le jour, chacune étant adaptée aux exigences de son époque et de son application.

Ce document donne un aperçu complet des sept types de signaux de sortie les plus courants pour les oscillateurs à quartz : CMOS, TTL, Clipped Sine Wave, Sinus, LVPECL, LVDS et HCSL.

Pour chaque type, le développement historique, les propriétés électriques, la forme de signal typique ainsi que les domaines d'application préférés sont expliqués.

Le développement des types de signaux de sortie peut être étroitement lié à l'évolution de la technologie des semi-conducteurs et aux exigences croissantes en matière de fréquences d'horloge et d'intégrité des signaux :

2.1 TTL (logique transistor-transistor) - à partir de 1964 environ.

TTL a été l'un des premiers standards de logique numérique largement répandus et a été introduit par Texas Instruments sous le nom de série 7400. Les oscillateurs avec sortie TTL fonctionnent avec une tension d'alimentation de 5 V et fournissent des plages de niveaux directement compatibles avec les portes TTL. Ce standard a marqué l'électronique numérique pendant des décennies et a été le standard logique dominant jusque dans les années 1990.

2.2 CMOS (Complementary Metal-Oxide-Semiconductor) - à partir de 1968 environ

La technologie CMOS a été développée à l'origine par RCA et se caractérise par une consommation de courant de repos extrêmement faible. Les oscillateurs CMOS fournissent des signaux de sortie Rail-to-Rail, c'est-à-dire que la sortie oscille pratiquement entre 0 V et VCC. Avec la miniaturisation croissante et la tendance aux tensions d'alimentation plus basses (3,3 V, 2,5 V, 1,8 V), le CMOS est devenu le standard de sortie le plus utilisé pour les oscillateurs à quartz.

2.3 Sinus - depuis les débuts de la technologie des oscillateurs

Les signaux de sortie sinusoïdaux sont aussi vieux que la technique d'oscillation elle-même. Les oscillateurs à quartz oscillent physiquement de manière sinusoïdale ; toutes les autres formes de signaux ne sont générées que par des circuits en aval. Les sorties sinusoïdales sont utilisées de préférence dans la technique de la haute fréquence, dans les appareils de mesure et dans le traitement analogique des signaux, car elles ne génèrent pas d'harmoniques.

2.4 Clipped Sine Wave - à partir des années 1970 environ

La sortie Clipped Sine Wave représente un compromis entre la sortie sinusoïdale et la sortie carrée. Le signal sinusoïdal est alors limité (clippé) au niveau des crêtes, ce qui entraîne des flancs plus raides que pour un signal sinusoïdal pur, mais moins d'harmoniques que pour un signal carré. Ce type de sortie était particulièrement utilisé dans les télécommunications et dans les anciennes applications à haute fréquence. Aujourd'hui, les CI à ondes sinusoïdales clippées sont encore principalement utilisés dans les TCXO. Cette technologie permet de construire des TCXO nettement moins gourmands en énergie que ceux utilisant la technologie CMOS. Les TCXO CSW sont donc utilisés comme référence dans les appareils de navigation, les systèmes d'appel d'urgence, les passerelles. Partout où l'on a besoin d'une portée de signal (radio) et d'un positionnement très précis.

2.5 LVPECL (Low-Voltage Positive Emitter-Coupled Logic) - à partir des années 1990 env.

Avec le besoin de fréquences d'horloge toujours plus élevées dans les systèmes de réseau et de télécommunication, LVPECL est apparu comme logique de sortie différentielle rapide. LVPECL se base sur la technique classique ECL (Emitter-Coupled Logic), qui avait déjà été développée dans les années 1960 pour les applications à grande vitesse, et l'adapte à des tensions d'alimentation plus basses (3,3 V au lieu de -5,2 V). LVPECL offre des temps de commutation extrêmement courts et convient à des fréquences bien supérieures à 1 GHz.

2.6 LVDS (Low-Voltage Differential Signaling) - à partir de 1994

LVDS a été introduit en 1994 en tant que norme ANSI/TIA/EIA-644 et optimise la transmission différentielle des signaux pour une faible consommation de courant et un débit de données élevé. La faible excursion de tension différentielle de seulement 350 mV permet des commutations rapides avec un minimum de rayonnement électromagnétique. Le LVDS est aujourd'hui très répandu dans les interfaces d'affichage, les liaisons de données série et le verrouillage FPGA.

2.7 HCSL (High-Speed Current Steering Logic) - à partir d'environ 2002

HCSL a été spécialement développé pour le standard PCI Express et est le standard d'horloge de référence depuis la première génération PCIe. Le PCI-SIG a spécifié le HCSL comme signal différentiel basé sur les modes de courant avec une très faible excursion de tension, optimisé pour les horloges de référence de 100 MHz dans les systèmes PCIe. HCSL est aujourd'hui indispensable dans chaque PC, serveur et système embarqué avec interface PCIe.

Les diagrammes suivants montrent les courbes de signal idéalisées des sept types de sortie. Notez les différentes plages de tension et les amplitudes d'oscillation - elles sont déterminantes pour la compatibilité avec les récepteurs en aval.

3.1 CMOS

Le signal CMOS se caractérise par son excursion de tension complète entre GND et VCC. Les seuils d'entrée VIL et VIH se situent typiquement à 30 % et 70 % de VCC, ce qui garantit un large rapport signal/bruit. Les structures de commande de sortie symétriques (MOSFET à canal P/canal N) permettent des temps de montée et de descente presque identiques.

3.3 Onde sinusoïdale écrêtée

Contrairement à la sortie CMOS, TTL n'atteint pas de niveau rail-to-rail. Le niveau haut (VOH) est typiquement de 3,4 V (au moins 2,4 V), le niveau bas (VOL) de 0,4 V maximum. Les seuils asymétriques (VIL = 0,8 V, VIH = 2,0 V) résultent de l'architecture bipolaire des transistors. La soi-disant "zone interdite" entre 0,8 V et 2,0 V ne doit pas être adoptée en fonctionnement statique.

3.3 Onde sinusoïdale écrêtée

Avec la sortie d'onde sinusoïdale écrêtée, le signal sinusoïdal naturel du résonateur à quartz est limité à des valeurs seuils définies. La ligne en pointillés montre la courbe sinusoïdale non mutilée. L'écrêtage produit des passages par zéro plus raides que dans le cas d'une sinusoïde pure, ce qui facilite la commande de la logique en aval, tandis que le contenu harmonique reste modéré.

3.4 Sinus

La sortie sinusoïdale fournit le spectre le plus propre de toutes les formes de sortie : idéalement, une seule ligne spectrale à la fréquence fondamentale. L'amplitude est exprimée en tension crête à crête (Vpp) ou en puissance en dBm. Les valeurs typiques sont de 0,5 à 1,0 Vpp ou de 0 à +13 dBm dans les systèmes 50-Ω.

3.5 LVPECL

LVPECL utilise une gestion différentielle des signaux : deux sorties complémentaires (Q et Q̅) oscillent en opposition de phase autour d'un niveau commun de mode commun (VCM), qui est typiquement de VCC-1,3 V. L'excursion de tension différentielle est d'environ 800 mV. L'architecture de la source de courant permet des temps de commutation extrêmement rapides avec une tendance minimale à la suroscillation.

3.6 LVDS

Le LVDS se caractérise par une excursion de tension différentielle particulièrement faible de seulement 350 mV. Le niveau de mode commun est de 1,25 V. Grâce au pilote commandé en courant (typiquement 3,5 mA) et à la terminaison 100-Ω, on obtient une grande intégrité du signal avec une consommation minimale de courant. La faible amplitude minimise les émissions électromagnétiques.

3.7 HCSL

Le HCSL fonctionne avec une très faible excursion de tension : VOH est typiquement de 0,74 V et VOL de 0,17 V, d'où un niveau de mode commun d'environ 0,45 V. L'architecture de contrôle du courant est spécialement optimisée pour les exigences de la spécification PCIe et permet une adaptation précise de l'impédance via des terminaisons 50-Ω par rapport à la masse.

Le tableau suivant résume les principales caractéristiques de chacun des sept types de sorties :

5.1 Single-Ended vs. Différentiel

La différence la plus fondamentale entre les types de sortie est le routage des signaux. CMOS, TTL, Clipped Sine Wave et Sinus sont des signaux Single-Ended - ils se réfèrent à une masse commune. LVPECL, LVDS et HCSL, en revanche, sont des signaux différentiels avec deux lignes complémentaires. Les signaux différentiels offrent des avantages décisifs à des fréquences plus élevées : ils suppriment les perturbations de mode commun, permettent des courses de tension plus petites et autorisent ainsi des temps de commutation plus rapides avec un rayonnement électromagnétique plus faible.

5.2 Course de tension et rapport signal/bruit

Avec sa sortie Rail-to-Rail, le CMOS offre la plus grande excursion de tension absolue et donc le meilleur rapport signal-bruit statique. TTL a un rapport signal/bruit plus limité en raison des niveaux asymétriques. Les normes différentielles (LVPECL, LVDS, HCSL) compensent leurs sauts de tension plus faibles par la suppression de mode commun de la transmission différentielle, ce qui les rend souvent plus fiables que les signaux Single-Ended dans les environnements perturbés.

5.3 Consommation de courant

Les oscillateurs CMOS ne consomment presque pas de courant à l'état statique ; la consommation augmente proportionnellement à la fréquence (puissance dissipée dynamique). TTL a une consommation de courant de repos constamment plus élevée en raison de son architecture bipolaire. LVPECL nécessite des résistances de terminaison externes et a la consommation de courant la plus élevée des normes différentielles. Le LVDS est connu pour sa faible consommation de courant (typiquement 3,5 mA de courant de commande). HCSL se situe entre LVDS et LVPECL en termes de consommation de courant.

5.4 Gamme de fréquences et applications principales

Pour les fréquences jusqu'à 200 MHz environ, les oscillateurs CMOS constituent dans la plupart des cas le premier choix en raison de leur polyvalence, de la simplicité de leur conception de circuit et de leur large disponibilité. À partir de 200 MHz environ, les sorties différentielles sont recommandées. LVPECL offre les fréquences les plus élevées (>3 GHz) et est utilisé dans les équipements de réseau et de télécommunication. Le LVDS couvre une large gamme moyenne et est particulièrement répandu dans les applications FPGA et d'affichage. HCSL est optimisé pour son cas d'application de niche : la fréquence de référence de 100 MHz pour PCI Express.

5.5 Terminaison et effort de commutation

Les sorties CMOS et TTL ne nécessitent généralement pas de terminaison externe lorsque les câbles sont courts - ce qui les rend particulièrement simples à utiliser. LVPECL nécessite obligatoirement des résistances de terminaison externes (typiquement : terminaison thévenin vers VCC-2 V ou résistances vers la masse), ce qui augmente la charge de travail du circuit. LVDS se termine de manière standard par une résistance différentielle de 100 Ω sur le récepteur. HCSL utilise des résistances de 50 Ω contre la masse à chaque sortie.

6.1 Que sont les suroscillations ?

Les suroscillations (en anglais : overshoot et undershoot) sont des pics de tension de courte durée qui se produisent lors de processus de commutation rapides. Lors d'un front montant, la tension dépasse brièvement VCC (overshoot), lors d'un front descendant, elle passe brièvement sous GND (undershoot). Ces phénomènes sont souvent suivis d'oscillations amorties, appelées "ringing".

La cause est la combinaison des flancs de commutation très raides du driver de sortie et des inductances et capacités parasites de la piste conductrice, du boîtier et de la capacité de charge. D'un point de vue physique, un circuit oscillant est créé à partir de l'inductance de ligne et de la capacité d'entrée du récepteur. Plus le flanc de commutation est raide et plus la piste conductrice est longue, plus la suroscillation est prononcée.

6.4 Suroscillation pour les signaux Single-Ended

CMOS : le plus touché. Les drivers MOSFET symétriques à canal P/N génèrent des fronts très raides qui, en combinaison avec des inductances de ligne, provoquent des suroscillations marquées. En particulier avec les oscillateurs CMOS basse tension modernes (1,8 V), les suroscillations peuvent être significatives par rapport à la tension d'alimentation.

TTL : également vulnérable, mais pour des raisons légèrement différentes. L'étage de sortie totem-pôle asymétrique génère un court pic de courant sur le front montant lorsque les deux transistors sont conducteurs en même temps (cross-conduction). Les flancs typiquement un peu plus lents que ceux du CMOS moderne désamorcent légèrement le problème.

Clipped Sine Wave : nettement moins vulnérable. Grâce aux pics d'amplitude limités et aux flancs relativement doux, il y a beaucoup moins d'énergie à haute fréquence qui pourrait stimuler les réflexions et le ringing. L'écrêtage agit comme une limitation naturelle de l'amplitude qui supprime les suroscillations dès le signal.

Sinus : pratiquement immunisé contre les suroscillations classiques. Comme le signal ne contient pas de transitions de front abruptes, aucune impulsion d'énergie à large bande n'est générée, ce qui pourrait stimuler des résonances de ligne. Toutefois, en cas de désadaptation de l'impédance, des ondes stationnaires et des réflexions peuvent apparaître et modifier l'amplitude du signal en certains points. Ceci est contrôlé par une terminaison HF classique (terminaison 50 Ω ou 75 Ω).

6.5 Suroscillation en cas de signaux différentiels

LVPECL : grâce à l'étage de sortie de la source de courant, il est intrinsèquement bien supprimé. Le contrôle du courant limite naturellement la pente maximale des fronts. En cas de terminaison insuffisante, des réflexions peuvent néanmoins se produire, car LVPECL travaille avec des fréquences très élevées. Le circuit de thévenin ou d'émetteur-suiveur correct est ici décisif - non pas en premier lieu à cause des suroscillations, mais pour garantir le point de fonctionnement correct et éviter les réflexions.

LVDS : très robuste de par sa construction. Le pilote commandé en courant fournit un courant constant de 3,5 mA typique dans la terminaison différentielle 100-Ω, ce qui limite physiquement l'excursion de tension. Même en cas de discontinuités d'impédance, les réflexions restent faibles, car la faible excursion de tension de seulement 350 mV fournit peu d'énergie pour les perturbations. LVDS est l'une des normes les plus tolérantes en matière d'intégrité du signal.

HCSL : se comporte de manière similaire au LVDS grâce à son architecture basée sur le courant. La très faible excursion de tension et la terminaison de 50 Ω par rapport à la masse assurent une adaptation d'impédance propre. Dans la spécification PCIe, les suroscillations autorisées sont explicitement définies et étroitement tolérées, de sorte que les oscillateurs conformes à la norme HCSL respectent déjà ces exigences de manière intrinsèque.

6.6 Contre-mesures pour contrôler les suroscillations

La mesure la plus efficace pour les signaux Single-Ended (en particulier CMOS et TTL) est une résistance série directement à la sortie de l'oscillateur, typiquement dans la plage de 22 à 47 Ω. Cette résistance forme, avec l'impédance de ligne, un diviseur de tension qui atténue le flanc et absorbe les réflexions. La valeur optimale résulte de la différence entre l'impédance de ligne et l'impédance de sortie du pilote.

En outre, des pistes courtes à impédance contrôlée, la minimisation des trous métallisés (vias) sur la ligne d'horloge, un plan de masse continu sous la ligne de signal ainsi que des condensateurs de découplage suffisants à proximité de l'oscillateur (typiquement 100 nF céramique plus 10 µF) sont d'une grande aide. Certains fabricants d'oscillateurs CMOS proposent en outre des modèles avec une pente contrôlée (slew rate control) qui désamorcent le problème dès le pilote.

Pour les signaux différentiels (LVPECL, LVDS, HCSL), la terminaison correcte et conforme aux spécifications est la mesure la plus importante. En outre, les deux lignes d'une paire différentielle devraient toujours être de même longueur et étroitement couplées afin de minimiser le skew (différences de temps de propagation) et de préserver la suppression du mode commun.

Le choix du bon type de sortie dépend essentiellement de quatre facteurs : la fréquence d'horloge requise, la famille logique du récepteur, le budget de puissance disponible et les exigences en matière d'intégrité du signal.